verilog用什麼軟體

A. 什麼軟體來編寫verilog言語

你想問的是槐答用什麼來編譯verilog吧？
編寫verilog可以用任何文本編輯器，比如windows下的記事本、ultraedit，linux下的emacs、vi等。
編譯verilog當然最流行空明侍斗吵的莫過於synopsys的VCS和cadence的NC-verilog了，如果自己要練習的話，可以裝modelsim或者activeDHL,因為它們的lisence很容易得到：）

B. specture verilog需要什麼軟體

1、 對要用 verilog 進行模擬的數字單元，新建 functional也可以為verilog

2、 編輯數字單元的 functional
3、 在要進行數模混合模擬的電路 cell 下，新建配置文件 config

4、 配置文件 config 建立後，自動彈出初始化配置窗口。單擊 Browse，將 config 文件鏈接到 要數模混合模擬的電路原理圖文件，點擊 OK 保存。

5、 點擊 Use Template… 選擇要數模混合模擬的模板，這里選擇 spectreVerilog。單擊 OK 完
6、 對要數模混合模擬的電路進行配置。如下，將 sample 庫內的數字單元設置用 verilog 仿 真，在 view found 欄內顯示 functional，表示其已經設置成數字模擬。如果需要用模擬 模擬，右擊此欄，彈出如下子窗口，選擇用 schematic。
7、 配置完成後單擊保存，退出配置窗口。雙擊 config 彈出如下窗口，上面表示打開宴顫配置文 件，下面表示亮虧打開原理圖文件，這里已經配置完成，只打開原理圖文件。
8、 打開電路原理圖後，點擊 tools‐> analog enviroment，彈出模擬對話框，點擊 setup，選 擇 simulator/Directory/Host…
9、 彈出選擇模擬器窗口，在 simulator 欄內選擇 spectreverilog 作為模擬工具，點擊 OK。自 動載入數模混合模擬環境。接下來設置和spectre 模擬相同，不再贅述。
在用spectreverilog進行混仿時出現了這樣的錯誤
*Error* Verilog-XL Executable 'verilog.vmx' cannot be located from $PATH.
Please specify correct location in Digital Simulation Options.
這就需要在敬祥神ADE中的simulation、option中的digital指定verilog.vmx文件的絕對路徑。/abc/cadence/IUS58/tools/verilog/bin/verilog.vxm

C. 請問 用什麼軟體來 編寫verilog 語言

請問 用什麼軟體來 編寫verilog 語言？

首先，應該是用什麼軟體來模擬 verilog語言描述的電路。
用ModelSim VCS NCverilog都可以，ISE也有自帶的模擬器的

使用ise嗎？ 為什麼裝上ise後有很多個可執行的exe文件，到底該運行哪個？
xilinx platform studio 應該是用這個，ISE是用來做RTL代碼，模擬，綜合的，下載的話要生成相應的bit流，然後下載，如果要出效果，還要寫constrain文件，做管腳、時序等相應的設置

還有 想要生成能下載到fpga中的文件，是不是也是通過ise來生成的？
對，是用ISE來生成，綜合 布局布局行睜線桐歲後，生成bit流文件，通過並口和Jtag都可以下載

寫vhdl可以用 quartus

還有個軟體叫 xilinx platform studio 這個帶陸是用來干什麼的？
這個軟體已經解釋了，我回去看看實驗室電腦給你確認下，成天用vcs，ISE好久沒碰了

謝謝

有問題在聯系

D. Verilog HDL 需要用什麼軟體模擬呢

ModelSim是HDL語言專用的模擬軟體。

Mentor公司的ModelSim是業界最優秀的HDL語言模擬軟體，它能提供友好的模擬環境，是業界唯一的單內核支持VHDL和Verilog混合模擬的模擬器。它採用直接優化的編譯技術、Tcl/Tk技術、和單一內核模擬技術，編譯模擬速度快，編譯的代碼與平台無關，便於保森圓護IP核，個性化的圖形界面和用戶友春兆介面，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選模擬軟體。

(4)verilog用什麼軟體擴展閱讀：

ModelSim有幾種不同的版本：SE、PE、LE和OEM，其中SE是最高級的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設計工具中的均是其OEM版本。

SE版和OEM版在功能和性能方面有較大差別，比如對於大家都關心的模擬速度問好租題，以Xilinx公司提供的OEM版本ModelSim XE為例，對於代碼少於40000行的設計，ModelSim SE 比ModelSim XE要快10倍；對於代碼超過40000行的設計，ModelSim SE要比ModelSim XE快近40倍。

E. verilog的設計軟體是什麼啊學習VERILOG語言要裝什麼軟體啊

你可以安裝Modelsim模擬軟體，它既可以實現寫代碼（語言編程），編譯，又可以模擬，易學易鄭鋒用，是現在普遍使用的電子軟體；還有Quartus II開發環境軟體，無論是工作在Unix,還是linux工作站還是PC機上，它都可以使你輕松地進行實行舉叢明設計，編譯綜正告合和器件下載。它是一個綜合性平台，我還是建議你先學習Modelsim，它易學易用。

F. veriloga 的用什麼軟體編譯，什麼模擬

可以使用MAXPLUS II軟掘盯稿件進行編譯模擬（簡單易上手），不過它只能模擬本身程則談序的時序功能。如果想附帶外接電判孝路或者單片機的話，modelsim軟體也是不錯的選擇。

G. verilog編程的軟體平台除了Quartus還有什麼

verilog編程的軟體平台除了Quartus還有Xilinx公司提供的ISE平台，是相對容易使用的、首屈衫早一指的PLD設計環境
！

閱讀鏈接：
Xilinx公司的ISE開發設計軟體的工程設計流程蠢攔，或檔雀具體分為五個步驟：
1.
輸入（Design
Entry）
2.
綜合（Synthesis）
3.
實現(Implementation)
4.
驗證（Verification）
5.
下載（Download）。

H. uvm驗證用什麼軟體

systemverilog軟體比較好。

uvm／ovm 環境方便移植，環境架構清晰，環境組件連接方便，用戶無需糾結於這些方面，可集中精力進行組件本身的開發，如driver,rm。 在大規模驗證時，使用uvm/ovm方法的優勢更加明顯。

2021年10月8日，為防止未成年人沉迷網路游戲，維護未成年人合法權益，文化和旅遊部印發通知，部署各地文化市場綜合執法機構進一步加強網路游戲市場執法監管。塵悔據悉，文化和旅遊部要求各地文化市場綜合執法機構會同行業管理部門。

重點針對時段時長限制、實名注冊和登錄等防止未成年人沉迷網路游戲管理措施落實情況，加大轄區內搭沒網路游戲企業的執法檢查頻次和力度；加強網路巡查，嚴查擅自上網出版的網路游戲；加強互聯網上網服務知兄納營業場所、游藝娛樂場所等相關文化市場領域執法監管，防止未成年人違規進入營業場所。

I. 有圖有真相，verilog編寫的工程文件，除了用Quatus II、ISE還能用什麼軟體打開

用modelsim可以打開，用記事本也可以打開

modelsim是做數字模擬的，用verilog編寫程序可以在該軟兆卜慎件族敬上面進行波形模擬，是一款弊橋很實用的工具。

另外在QuartusII 之前還有一款同一公司出的fpga綜合軟體叫做MAX，比Quartus容易上手，你可以試試

J. Verilog（Quartus）和ModelSim為什麼要結合使用

Quartus II是ALTERA的FPGA設計軟體，幾乎可以跑完FPGA設計的整個流程，包括源代碼輸入，編譯，模擬，綜合，映射布局布線，FPGA晶元幾乎被ALTERA,XILINX瓜分天下，既然你使用他們的晶元，使用他們的設計軟體業並不稀奇，畢竟他自己最熟悉自己的晶元！並且某些步驟只能在他們的設計軟體上來做，比如邏輯映射，也可以說是適配。
至於modelsim而言是mentor公司的模擬軟體，功能強大。春和這里需要指出的是自quartus 10.0版本後，已經不自帶模擬組建，你可以選擇OEM版本的modelsim，也就是ALTERA_modelsim，對於初學者來說比mentor公司的modelsim SE不容易上手，比如需扒茄盯要自己編譯器件庫器件庫！但是和modeisim SE相比有什麼不足，我還真不好說！因為沒有用過OEM版本的，都是用的modelsim SE。
其實如果你玩熟悉quartus 和modelsim已經說基本可以勝任FPGA開發的整個流程。但是其他公司的第三方設計軟體也是非常納孝強大！也是很優秀的，比如synopsys公司的Synplify，做綜合，是比quartus自帶的綜合器優秀的，當然synopsys公司還有很多強大的軟體，可以提高你設計可靠性，這一點恐怕ALTERA在這些領域也寧不過他們！這里不再贅述。
所以呢！你現在了解的基本夠用！但是如果需要提高自己，這些軟體還是熟悉的好！
並且你要明白synopsys的很多軟體已經不支持windows平台，所以熟悉下linux還是有必要的。